# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

#### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-10901

(P2000-10901A)

(43)公開日 平成12年1月14日(2000.1.14)

(51) Int.Cl.7		識別記号		FΙ				テーマコート*(参考)
G06F	13/14	3 1 0		G06F	13/14		310H	5 B 0 0 5
	3/06	5 4 0			3/06		540	5 B 0 1 4
	12/08				12/08		Q	5B065
							В	
		3 2 0					320	
			審査請求	未請求 請	求項の数 5	FD	(全 12 頁)	最終頁に続く

(22)出顧日	平成10年6月19日(1998.6.19)		株式会社日立製作所 東京都千代田区神田駿河台四丁目6番地
(22) 出願日	平成10年6月19日(1998.6.19)		电直视工作四尺钟四瞬河台加工日 6 条板
			米水部   1V田区17世间数刊订四   日 0 番地
		(72)発明者	藤本 和久
			東京都国分寺市東恋ケ窪一丁目280番地
			株式会社日立製作所中央研究所内
		(72)発明者	藤林 昭
			東京都国分寺市東恋ケ窪一丁目280番地
			株式会社日立製作所中央研究所内
		(74)代理人	100099302
			弁理士 笹岡 茂 (外1名)

#### 最終頁に続く


## (54) 【発明の名称】 ディスクアレイ制御装置

### (57)【要約】

を効率的に使用し、メモリアクセススループット、特にキャッシュメモリへのアクセススループットを高める。【解決手段】 チャネルI/F部111、又はディスクI/F部112からは、セレクタ部113を介して共有メモリ部114にアクセス可能であり、チャネルI/F部、又はディスクI/F部とセレクタ部113間と、セレクタ部と共有メモリ部間は、夫々アクセスパス0 135、アクセスパス1 136により接続され、セレクタ部は、チャネルI/F部、又はディスクI/F部からの複数の入力ポートと、共有メモリ部への複数の出力ポートを相互に接続する手段と、複数の入力ポートから出力ポートへの接続要求を接続要求が到着した順に格納する手段と、複数の接続要求間の調停を行い、各出力ポートに入力ポートからの接続要求を割当てる調停手段から構成される。

【課題】 チャネルI/F部及びディスクI/F部と共有メモリあるいはキャッシュメモリ間のチャネルアクセスパス

図1



#### 【特許請求の範囲】

【請求項1】 ホストコンピュータとの1つ以上のインターフェース部と、複数の磁気ディスク装置との1つ以上のインターフェース部と、複数の磁気ディスク装置との1つ以上のインターフェース部と、磁気ディスク装置のデータ及びディスクアレイ制御装置に関する制御情報を格納する物理的に独立した1つ以上の共有メモリ部を有し、前記ホストコンピュータとのインターフェース部からは、セレクタを介して前記共有メモリ部にアクセス可能であり、前記ホストコンピュータとのインターフェース部、または前記複数の磁気ディスク装置とのインターフェース部と前記セレクタ間と、前記セレクタと前記共有メモリ部間はアクセスパスにより接続されているディスクアレイ制御装置であって、

前記セレクタは、前記ホストコンピュータとのインターフェース部、または前記複数の磁気ディスク装置とのインターフェース部からの複数の入力ポートと、

前記共有メモリ部への複数の出力ポートを相互に接続する手段と、

前記複数の入力ポートから出力ポートへの接続要求を前 20 記接続要求が到着した順に格納する手段と、

複数の前記接続要求間の調停を行い、各出力ポートに前 記入力ポートからの接続要求を割り当てる調停手段を有 しており、

前記調停手段は、前記到着順に格納された接続要求の中の先頭の要求が、現在空いている出力ポートへの要求であれば、該要求へ出力ポートを割り当て、前記到着順に格納された接続要求の中の先頭の要求が、現在使用中の出力ポートへの要求であれば、2番目の接続要求が、現在空いている出力ポートへの要求であれば、該要求へ出力ポートを割り当て、2番目の接続要求が、現在使用中の出力ポートへの要求であれば、3番目の要求を調べ、それ以降、多くとも現在空いている出力ポートの数に等しい回数だけ、上記出力ポートへの接続要求の調停(割り当て)を繰り返すことを特徴とするディスクアレイ制御装置。

【請求項2】 請求項1記載のディスクアレイ制御装置において、

前記共有メモリ部は各々物理的に独立した前記共有メモリ部間で二重化されており、前記セレクタから前記二重 40 化された共有メモリ部両方への同時アクセスが発生することを特徴とするディスクアレイ制御装置。

【請求項3】 請求項1記載のディスクアレイ制御装置において、

前記共有メモリ部が、磁気ディスク装置のデータを一時 的に格納するキャッシュメモリ部と、前記キャッシュメ モリ部及び前記ディスクアレイ制御装置に関する制御情 報を格納する共有メモリ部に物理的に分割されており、 前記キャッシュメモリ部に繋がるセレクタと、共有メモ リ部に繋がるセレクタが物理的に独立しており、 前記ホストコンピュータとのインターフェース部、及び 前記複数の磁気ディスク装置とのインターフェース部か ら、前記キャッシュメモリ部、または前記共有メモリ部 へのアクセスパスが物理的に独立しており、

少なくとも前記キャッシュメモリ部に繋がるセレクタに 前記調停手段を備えることを特徴とするディスクアレイ 制御装置。

【請求項4】 請求項3記載のディスクアレイ制御装置において、

前記共有メモリ部は各々物理的に独立した前記共有メモリ部間で二重化されており、前記キャッシュメモリ部は各々物理的に独立した前記キャッシュメモリ部間で二重化されており、少なくとも前記キャッシュメモリに繋がるセレクタから前記二重化されたキャッシュメモリ部両方への同時アクセスが発生し、少なくとも前記キャッシュメモリに繋がるセレクタに前記調停手段を備えることを特徴とするディスクアレイ制御装置。

【請求項5】 請求項1乃至請求項4のいずれかの請求 項記載のディスクアレイ制御装置において、

前記ホストコンピュータとのインターフェース部、または前記複数の磁気ディスク装置とのインターフェース部から、前記共有メモリ部、または前記キャッシュメモリ部へのアクセスの際に、最初にアドレスとコマンドを連続して送出し、前記共有メモリ部、または前記キャッシュメモリ部までのアクセスパスが確立した後に、データを送出することを特徴とするディスクアレイ制御装置。

#### 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】本発明は、データを分割して複数 の磁気ディスク装置に格納するディスクアレイ装置の制 御装置に関する。

#### [0002]

【従来の技術】コンピュータの主記憶のI/O性能に比べて、2次記憶装置として用いられる磁気ディスク装置を使ったサブシステムのI/O性能は3~4桁程度小さく、従来からこの差を縮めること、すなわちサブシステムのI/O性能を向上する努力が各所でなされている。サブシステムのI/O性能を向上させるための1つの方法として、複数の磁気ディスク装置でサブシステムを構成し、データを分割して複数の磁気ディスク装置に格納する手段、いわゆるディスクアレイと呼ばれるシステムが知られている。

【0003】例えば、1つの従来技術(以下、従来技術1という)では、図2に示すようにホストコンピュータ101とディスク制御装置2間のデータ転送を実行する複数のチャネル1/F部111と、磁気ディスク装置120とディスク間御装置間2のデータ転送を実行する複数のディスク1/F部112と、磁気ディスク装置120のデータを一時的に格納するキャッシュメモリ部115と、磁気ディスク120のデータ及びディスク制御装

2

置2に関する制御情報を格納する共有メモリ部114を備え、キャッシュメモリ部115および共有メモリ部1 14は全チャネルI/F部111及びディスクI/F部 112からアクセス可能な構成となっている。この従来 技術1では、チャネルI/F部111及びディスクI/ F部112と共有メモリ部114、またチャネルI/F 部111及びディスクI/F部112とキャッシュメモ リ部115間は1:1に接続されている。

【0004】また、他の従来技術(以下、従来技術2という)では、図3に示すようにホストコンピュータ101とディスク制御装置3間のデータ転送を実行する複数のチャネル1/F部111と、磁気ディスク装置120とディスク制御装置3間のデータ転送を実行する複数のディスク1/F部112と、磁気ディスク装置120のデータを一時的に格納するキャッシュメモリ部115と、磁気ディスク120のデータ及びディスク制御装置2に関する制御情報を格納する共有メモリ部114を備える。そして、各チャネル1/F部111及びディスク1/F部112と共有メモリ部114間は共有バス130で接続され、各チャネル1/F111部及びディスク1/F部112とキャッシュメモリ部115間は共有バス130により接続されている。

#### [0005]

【発明が解決しようとする課題】ディスクアレイシステムに対する高性能化要求に対して、これまでは、ディスクアレイ制御装置の大規模化や構成要素の高速化、例えばプロセッサ数やキャッシュ容量の増大、高性能プロセッサの適用、内部バス幅の拡大やバス転送能力の向上などで対応してきた。しかしながら、前記従来技術2では、内部バスの転送能力がシステムの大規模化および性能向上に追従するのが困難になりつつある。

【0006】そこで内部バス性能を向上させて高いメモリアクセス性能を得るために、前記従来技術1のように、プロセッサとメモリ間を1:1に接続する方法が考えられる。この方法によれば、メモリに接続したアクセスパス数に比例して内部バス性能が増加する。しかしながら、搭載するプロセッサ数の増大に比例して、共有メモリおよびキャッシュメモリに接続するアクセスパス数も増加する。そのため、内部バス性能を最大限に引き出すために、各プロセッサーメモリ間のアクセスを効率的に制御する必要がある。

【0007】本発明の目的は上述の課題を解消し、プロセッサーメモリ間のアクセスパスを効率的に使用し、メモリアクセススループット、特にキャッシュメモリへのアクセススループットの高いディスクアレイ制御装置を提供することにある。

#### [0008]

【課題を解決するための手段】上記目的を達成するため、本発明は、ホストコンピュータとの1つ以上のインターフェース部と、複数の磁気ディスク装置との1つ以 50

上のインターフェース部と、磁気ディスク装置のデータ 及びディスクアレイ制御装置に関する制御情報を格納す る物理的に独立した1つ以上の共有メモリ部を有し、前 記ホストコンピュータとのインターフェース部、または 前記複数の磁気ディスク装置とのインターフェース部か らは、セレクタを介して前記共有メモリ部にアクセス可 能であり、前記ホストコンピュータとのインターフェー ス部、または前記複数の磁気ディスク装置とのインター フェース部と前記セレクタ間と、前記セレクタと前記共 有メモリ部間はアクセスパスにより接続されているディ スクアレイ制御装置であって、前記セレクタは、前記ホ ストコンピュータとのインターフェース部、または前記 複数の磁気ディスク装置とのインターフェース部からの 複数の入力ポートと、前記共有メモリ部への複数の出力 ポートを相互に接続する手段と、前記複数の入力ポート から出力ポートへの接続要求を前記接続要求が到着した 順に格納する手段と、複数の前記接続要求間の調停を行 い、各出力ポートに前記入力ポートからの接続要求を割 り当てる調停手段を有しており、前記調停手段は、前記 到着順に格納された接続要求の中の先頭の要求が、現在 空いている出力ポートへの要求であれば、該要求へ出力 ポートを割り当て、前記到着順に格納された接続要求の 中の先頭の要求が、現在使用中の出力ポートへの要求で あれば、2番目の要求を調べ、2番目の接続要求が、現 在空いている出力ポートへの要求であれば、該要求へ出 カポートを割り当て、2番目の接続要求が、現在使用中 の出力ポートへの要求であれば、3番目の要求を調べ、 それ以降、多くとも現在空いている出力ポートの数に等 しい回数だけ、上記出力ポートへの接続要求の調停(割 り当て)を繰り返すようにしている。

【0009】また、前記共有メモリ部は各々物理的に独立した前記共有メモリ部間で二重化されており、前記セレクタから前記二重化された共有メモリ部両方への同時アクセスが発生するようにしている。

【0010】また、前記共有メモリ部が、磁気ディスク 装置のデータを一時的に格納するキャッシュメモリ部 と、前記キャッシュメモリ部及び前記ディスクアレイ制 御装置に関する制御情報を格納する共有メモリ部に繋がる セレクタと、前記共有メモリ部に繋がるセレクタが物理 的に独立しており、前記ホストコンピュータとのインターフェース部、及び前記複数の磁気ディスク装置とのインターフェース部から、前記キャッシュメモリ部、または前記共有メモリ部へのアクセスパスが物理的に独立しており、少なくとも前記キャッシュメモリ部に繋がるセレクタに前記調停手段を備えるようにしている。

【0011】また、前記共有メモリ部は各々物理的に独立した前記共有メモリ部間で二重化されており、前記キャッシュメモリ部は各々物理的に独立した前記キャッシュメモリ部間で二重化されており、少なくと前記キャッ

シュメモリに繋がるセレクタから前記二重化されたキャッシュメモリ部両方への同時アクセスが発生し、少なくとも前記キャッシュメモリに繋がるセレクタに前記調停手段を備えるようにしている。

【0012】また、前記ホストコンピュータとのインターフェース部、または前記複数の磁気ディスク装置とのインターフェース部から、前記共有メモリ部、または前記キャッシュメモリ部へのアクセスの際に、最初にアドレスとコマンドを連続して送出し、前記共有メモリ部、または前記キャッシュメモリ部までのアクセスパスが確10立した後に、データを送出するようにしている。

#### [0013]

【発明の実施形態】本発明の実施例について、以下詳細 に説明する。

《実施例1》図1に、本発明の一実施例を示す。ディスクアレイ制御装置1は、チャネルI/F部111、ディスクI/F部112、セレクタ部113、共有メモリ部114と、アクセスパス0 135、アクセスパス1 136から構成される。

【0014】図13に示すように、チャネル1/F部1 11は、ホストコンピュータとの1つのI/F (ホスト I/F) 51と、1つのマイクロプロセッサ50と、1 つの共有メモリアクセス回路52と、共有メモリ部11 4 への 1 つのアクセスパス I / F から構成される。デー タ書き込み時は、ホストI/F51は、ホストコンピュ ータ101から送られてきたデータをパケットに分割し て共有メモリアクセス回路52へ送出する。共有メモリ アクセス回路52は、ホストI/F51から送られてく る複数のパケットを1つのアクセスパスを使用して共有 メモリ部114へ送出する。データ読み出し時は、共有 30 メモリアクセス回路52は、共有メモリ部114から送 られてきた複数のパケットをホストI/F51へ送出す る。ホストI/F51は、共有メモリアクセス回路52 から送られてきた複数のパケットを1つのデータにまと め、ホストコンピュータ101へ送出する。マイクロプ ロセッサ50は、ホストI/F51及び共有メモリアク セス回路52でのデータの送受信を制御する。ディスク I/F部112は、複数の磁気ディスク装置120との 1つの I / F (ドライブ I / F)、1つのマイクロプロ セッサ、共有メモリ部114への1つのアクセス回路 と、共有メモリ部114への1つのアクセスパスI/F から構成されている。図13に示すホスト1/F51を ドライブI/Fで置き換えた構成となる。データの書き 込みおよび読み出し時には、チャネルI/F部111の 説明で述べた処理と少なくとも同様の処理が行われる。 ここで、上記に示した個数は一実施例に過ぎず、上記に 限定するものではない。

【0015】共有メモリ部114は、磁気ディスク装置 120へ記録するデータや、そのデータの管理情報及び システム情報などの管理情報を格納する。セレクタ部1 50 6

13には、2つのチャネルI/F部111、2つのディ スク1/F部112からそれぞれ1本ずつ、計4本のア クセスパス0 135が接続されている。また、セレク タ部113には、2つの共有メモリ部114へのアクセ スパス1136が1本ずつ、計2本接続されている。こ れら1つのセレクタ部113とそれに繋がる2つのチャ ネル1/F部111及び2つのディスク1/F部112 で1つのグループを形成し、セレクタグループ150と 呼ぶ。本実施例では、ディスクアレイ制御装置1が2つ のセレクタグループ150を有する。チャネルI/F部 及びディスクI/F部とセレクタ部間のアクセスパス と、セレクタ部と共有メモリ部間のアクセスパスの間に は上記のようなパス数の関係があるため、セレクタ部1 13ではチャネルI/F部111及びディスクI/F部 112からの4本のアクセスパス0:135からの要求 の内、共有メモリ部114へのアクセスパス1:136 の数に相当する2個だけを選択して実行する機能を持 つ。ここで、上記個数は一実施例に過ぎず、個数を上記 に限定するものではない。

【0016】1つのセレクタ部113から共有メモリ部114へ接続されるアクセスパスの数を、チャネルI/F部111及びディスクI/F部112から1つのセレクタ部113に接続されるアクセスパスの数より少なくし、チャネルI/F部111とディスクI/F部112の合計数よりもセレクタ部113の数が少なくなるように上記個数を設定すると、共有メモリ部114それぞれへ接続されるアクセスパス数を削減することができる。共有メモリ部のLSIピンネック及びパッケージのコネクタネックという問題が生じた場合、上記のようにすることで、LSIのピンネック及びパッケージのコネクタネックを解消することができる。

【0017】次に、セレクタ部113内部の構成につい て述べる。図4は、セレクタ部113内の構成を示して いる。セレクタ部113は、チャネルI/F部111、 またはディスク I / F部112との I / Fポート210 と、共有メモリ部114との1/Fポート211と、両 者間を互いに接続するセレクタ206と、I/Fポート 210及び211で入出力を行う際のデータのエラーチ ェック部201と、チャネルI/F部111、またはデ ィスクI/F部112から送出されたアドレス、コマン ド、及びデータをバッファリングするバッファ202 と、チャネルI/F部111、またはディスクI/F部 112から送出されたアドレス及びコマンドを解析する アドレス・コマンド (adr、cmd) 解析部203 と、解析結果を共有メモリ部114との1/Fポート2 11への接続要求として、要求の到着順に管理するキュ 一管理部204と、キュー管理部内に登録された接続要 求に基づいてアービトレーションを行い、共有メモリと のI/Fポート211への接続権を決定するアービトレ ーション部205を有する。

8

【0018】共有メモリ部のLSIのピンネック及びパッケージのコネクタネックが生じた場合には、前述のように、チャネルI/F部111、またはディスクI/F部112とのI/Fポート210の数よりも、共有メモリ部114とのI/Fポート211の数を少なくすることで、それらのネックを解消できる。本実施例では、チャネルI/F部111、またはディスクI/F部112とのI/Fポート210の数を4つ、共有メモリ部114とのI/Fポート211の数を2つとした。

【0019】図12は、アドレス・コマンド (adr、 cmd)解析部203、キュー管理部204、及びアー ビトレーション部205の詳細構成について示してい る。アドレス・コマンド (adr、cmd) 解析部20 3は、チャネルI/F部111、またはディスクI/F 部112とのI/Fポート210の数に相当する4つの バッファ220を有し、バッファ内に各I/Fポート2 10からのアドレス (adr) 及びコマンド (cmd) を格納する。アドレスは長さが4バイトで最初の1バイ トに出力ポート番号 (port No.) が示されてい る。コマンドは長さが4バイトで最初の1バイトにアク セスの種類(読み出し:RD、書き込み:WR、2重読 み出し: 2R、2重書き込み: 2W) が示されている。 ここで、共有メモリ部114が2重化されている場合、 2重読み出し及び2重書き込みを行う場合がある。この ような2重アクセス時には、2つのポートを同時に使用 するため、両方のポートの使用権を獲得する必要があ

【0020】port No. 抽出部221では、アド

レスから要求ポート番号を取り出す。本実施例では、p

ortOに"OO"、port1に"11"を割り当て た。cmd種類抽出部222では、コマンドからアクセ スの種類を取り出す。本実施例では、RDに"00"、 WRに"01"、2Rに"10"、2Wに"11"を割 り当てた。使用ポート決定部223では、アクセスの種 類が2重アクセスでない場合port No. をそのま ま出力し、2重アクセスの場合それを示す"01"を出 力する。キュー管理部204では、アドレス・コマンド (adr、cmd)解析部203から出力されたpor t No. を到着順に管理テーブル224に登録する。 【0021】アービトレーション部205では、管理テ ーブル224の先頭から要求port No. を1つ取 り出し、バッファ227に格納する。そして、バッファ 226に格納された使用中のport No. とバッフ ア227内の要求port No. を比較器228で比 較する。port No. が異なる場合、その番号をセ レクタ切り替え信号SELO、SEL1としてセレクタ

206~出力し、キュー管理部204内の順番入替え部

225ヘキューの順番を1つ進めるように指示する。 p

ort No. が等しい場合、順番入替え部225へキューの順番を入れ替えるように指示する。順番の入れ替 50

え方法については、図6の調停のフローの説明で述べる。ここで、アドレス、コマンドの長さ、アドレスまたはコマンド内のportNo.またはcmd種類がそれぞれ示されている場所、portNo.またはcmd種類へのビットの割り当て方は一実施例に過ぎず、上記に限定するものではない。また、共有メモリ部114が2重化されていない場合、2重アクセスは生じないため、cmd種類抽出部222及び使用port決定部223は必要なくなり、port No.抽出部221の出力をキュー管理部204~直接入力すればよい。

【0022】次に、セレクタ部113での処理の手順に ついて述べる。図5は、チャネルI/F部111、また はディスク I / F部 1 1 2 との I / Fポート 2 1 0 のう ちの1つにおける処理フローを示している。まず、ステ ップ301で、チャネル1/F部111、またはディス クI/F部112内の共有メモリアクセス回路からアク セス要求 (REQ ON) が来るまで待機する。アクセ ス要求が来たら、ステップ302でアドレス (a d r) 及びコマンド(cmd)を解析する。ステップ303で アドレス (adr)、コマンド (cmd) にエラーがな いかどうかチェックし、エラーがあった場合ステップ3 15でエラー処理を行い、ステップ301のアクセス要 求待機状態に戻る。エラーがなかった場合、ステップ3 04で、共有メモリ部114とのI/Fポート211へ の接続要求として、キューに登録する。そして、そのキ ューの内容に基づいてアービトレーションを行う。ステ ップ305で、要求した共有メモリ部114との1/F ポート211が獲得できるまで待機する。獲得できた ら、ステップ306でセレクタ206を切り替えて要求 を出した I / Fポート210と獲得した I / Fポート2 11を接続する。

【0023】次に、ステップ307で共有メモリ(SM)部114〜アクセス要求(REQON)を出し、アドレス(adr)とコマンド(cmd)を送出する。ステップ308で、共有メモリ部114からアクセス承認(ACK ON)が返ってくるまで待機する。アクセス承認(ACK ON)が返ってきたら、ステップ309でチャネルI/F部111、またはディスクI/F部112内の共有メモリアクセス回路〜アクセス承認(ACK ON)を返す。ステップ310で、データの書き込み時は共有メモリアクセス回路から送られてきたデータを共有メモリ部114〜送信する。また、データの読み出し時は共有メモリ部114から送られてきたデータを共有メモリアクセス回路へ送信する。

【0024】その際、ステップ311でエラーのチェックを行う。エラーを発見した場合、ステップ315でエラー処理を行い、ステップ301のアクセス要求待機状態へ戻る。エラーが無い場合、ステップ312でステータス(Status)が届くのをチェックし、ステータス(Status)が届くまでデータを送信する。ステ

下げるよう指示し、ステップ301のアクセス要求待機

ータス(Status)が届いたら、ステップ313で 共有メモリ部へ、アクセス承認(ACK ON)を取り

状態に戻る。

【0025】次に、ステップ304でのアービトレーシ ョン(調停)の方法について述べる。図6は、調停のフ ローを示している。ステップ401で、空いている出力 ポートがあるかどうか調べ、空きポートができるまで待 つ。ステップ401で空きポートがあれば、ステップ4 02でキュー管理部204に到着順に格納された接続要 求の中の先頭の要求を調べる。ステップ403で現在空 いている出力ポートへの要求であれば、ステップ404 でその要求へ出力ポートを割り当てる。ステップ403 で、キュー管理部204に到着順に格納された接続要求 の中の先頭の要求が、現在使用中の出力ポートへの要求 であれば、ステップ406でキュー先頭の要求を(空き ポート数+1)番目にし、ステップ401へ戻る。ステ ップ404で出力ポートを割り当てたら、ステップ40 5でキューの順番を1つ進め、ステップ401へ戻る。 上記の制御を行うことにより、共有メモリ部側の 1 / F 20 ポート211を効率よく割り当てることが可能となり、 高いスループットのデータ転送を実現できる。

【0026】また、図9に示すように、共有メモリ部1 14を各々物理的に独立した共有メモリ部114間で二 重化して二重化領域(160)を形成する。すなわち、 2個の共有メモリ部114を2重化した場合には各共有 メモリ部に同一のデータが書き込まれる。また、各共有 メモリ部全体を二重化したり、各共有メモリ部の一部分 を二重化したりすることができる。そして、セレクタ部 113から二重化された共有メモリ部114両方への同 30 時アクセス (2重アクセス) が発生するディスクアレイ 制御装置4では、図6のステップ402、403におい てキュー先頭の要求が2重アクセスかどうかを調べ、2 重アクセスの場合、要求される2つのポートが空いてい ればポートを割り当て、そうでなければステップ406 へ進むという処理を行う。これによって、共有メモリ部 114に格納したデータの信頼性を向上させることが可 能となる。また、磁気ディスク装置120に記録するデ ータの転送時、共有メモリ部114との1/Fポート2 11を効率よく割り当てることが可能となり、高いスル 40 ープットのデータ転送を実現できる。

【0027】《実施例2》図1に示すディスクアレイ制御装置の構成を、図10に示すように、共有メモリ部114を、磁気ディスク装置120に記録するデータを一時的に格納するキャッシュメモリ部115と、キャッシュメモリ部115及びディスクアレイ制御装置5に関する制御情報を格納する共有メモリ部114に物理的に分割し、キャッシュメモリ部115に繋がるセレクタ部(CMセレクタ部)123と、共有メモリ部に繋がるセレクタ部(SMセレクタ部)113を物理的に独立させ 50

11

た構成にする。そして、チャネルI/F部111、及びディスクI/F部112から、キャッシュメモリ部115、または共有メモリ部114へのアクセスパス0135、アクセスパス1136を物理的に独立させ、少なくともキャッシュメモリ部115に繋がるセレクタ部(CMセレクタ部)123において、実施例1で述べた調停を行う。これは、共有メモリ部に格納されるのは、キャッシュメモリ部115及びディスクアレイ制御装置5に関する制御情報であり、制御情報のデータ量は少ないので、ポートが使用中となる時間は小さく、すぐにポートは使用可能となるため、調停をしなくても格別の差し障りはないからである。

【0028】また、図11に示すように、共有メモリ部 114、及びキャッシュメモリ部115を各々物理的に 独立した共有メモリ部114、及びキャッシュメモリ部 115間でそれぞれ二重化して二重化領域(160)を 形成し、少なくともキャッシュメモリに繋がるセレクタ 部(CMセレクタ部)123から二重化されたキャッシ ュメモリ部115両方への同時アクセス(2重アクセ ス)が発生するディスクアレイ制御装置6では、図6の ステップ402、403においてキュー先頭の要求が2 重アクセスかどうかを調べ、2重アクセスの場合、要求 される2つのポートが空いていればポートを割り当て、 そうでなければステップ406へ進むという処理を、キ ャッシュメモリ部に繋がるセレクタ部(CMセレクタ 部) 123で行う。これによって、共有メモリ部114 に格納したデータの信頼性を向上させることが可能とな る。また、磁気ディスク装置120に記録するデータの 転送時、キャッシュメモリ部115との1/Fポート2 11を効率よく割り当てることが可能となり、高いスル ープットのデータ転送を実現できる。

【0029】《実施例3》図7は、チャネルI/F部1 11またはディスクI/F部112内の共有メモリ(S M) アクセス回路から共有メモリ部114へ、またはチ ャネル I / F部111またはディスク I / F部112内 のキャッシュメモリ (CM) アクセス回路からキャッシ ュメモリ部115ヘデータの書き込みを行うときの処理 の流れを示している。データの書き込み時は、ステップ 501でSMまたはCMアクセス回路からセレクタ部1 13または123ヘアクセス要求(REQ)を出し、続 けてステップ502、503でアドレス(ADR)、コ マンド (CMD) を送出する。ステップ 5 0 4 、 5 0 5 でセレクタ部113または123において、アービトレ ーションを行い、セレクタを切り替えて共有メモリ部1 14またはキャッシュメモリ部115へのポートを割り 当てる。ステップ506で、セレクタ部113または1 23から共有メモリ部またはキャッシュメモリ部へアク セス要求(REQ)を出し、続けてステップ507、5 08でアドレス(ADR)、コマンド(CMD)を送出 する。

\_\_\_\_

【0030】ステップ509で、共有メモリ部114ま たはキャッシュメモリ部115において、アクセスする メモリモジュールの選択を行い、選択後、ステップ51 0でセレクタ部113または123を経由してSMまた はCMアクセス回路へアクセス承認(ACK ON)を 返す。SMまたはCMアクセス回路はACK ONを受 けたら、ステップ511でデータを送出する。共有メモ リ部114またはキャッシュメモリ部115はデータを 全て受け取ったら、ステップ512で後処理を行い、ス テップ513でセレクタ部113または123を経由し 10 てSMまたはCMアクセス回路へステータス(STAT US) を返す。セレクタ部113または123はSTA TUSを受けたら、ステップ514で共有メモリ部11 4またはキャッシュメモリ部115へ、アクセス承認を 取り下げるように指示を出す(ACK OFF)。SM またはCMアクセス回路はSTATUSを受けたら、ス テップ515でセレクタ部113または123に、アク セス承認を取り下げるように指示を出す(ACK OF

【0031】図8は、チャネルI/F部111またはデ 20 ィスクI/F部112内の共有メモリアクセス回路へ共有メモリ部114から、またはチャネルI/F部111またはディスクI/F部112内のキャッシュメモリアクセス回路へキャッシュメモリ部115からデータの読み出しを行うときの処理の流れを示している。データの読み出し時の処理ステップ601~610までは、データの書き込み時の処理ステップ501~510までと同じである。

【0032】その後、共有メモリ部114またはキャッ シュメモリ部115において、ステップ611で読み出 30 しの前処理を行う。ステップ612で、セレクタ部11 3または123を経由してSMまたはCMアクセス回路 ヘデータを送出する。データの送出が終了したら、共有 メモリ部114またはキャッシュメモリ部115におい て、ステップ613で後処理を行い、ステップ614で セレクタ部113または123を経由してSMまたはC Mアクセス回路へSTATUSを返す。セレクタ部11 3または123はSTATUSを受けたら、ステップ6 15で共有メモリ部114またはキャッシュメモリ部1 15へ、アクセス承認を取り下げるように指示を出す (ACK OFF)。SMまたはCMアクセス回路はS TATUSを受けたら、ステップ616でセレクタ部1 13または123へ、アクセス承認を取り下げるように 指示を出す(ACK OFF)。

【0033】上記のように、チャネル1/F部111、またはディスク1/F部112から、共有メモリ部114またはキャッシュメモリ部115へのアクセスの際に、最初にアドレスとコマンドを連続して送出し、共有メモリ部114、またはキャッシュメモリ部115までのアクセスパスが確立した(ステップ510または61 50

0) 後データを送出することによって、セレクタ部113または123において、転送データをバッファリングする必要がなくなり、セレクタ部113または123での制御が簡単化され、メモリへのアクセススループットの向上が可能となる。

#### [0034]

【発明の効果】本発明によれば、ホストコンピュータとのインターフェース部、または複数の磁気ディスク装置とのインタフェース部と共有メモリ部の間にあるセレクタ部において、ホストコンピュータとのインターフェース部、または複数の磁気ディスク装置とのインタフェース部から共有メモリ部へのアクセス要求を、共有メモリ部へのアクセスパスへ効率よく振り分けることが可能となる。それによって、ディスクアレイ制御装置のデータ転送のスループットを向上することができる。

#### 【図面の簡単な説明】

【図1】本発明によるディスクアレイ制御装置の構成を示す図である。

【図2】従来のディスクアレイ制御装置の構成を示す図である。

【図3】従来のディスクアレイ制御装置の構成を示す図である。

【図4】本発明によるディスクアレイ制御装置内のセレクタ部の構成を示す図である。

【図5】セレクタ部での動作フローを示す図である。

【図6】セレクタ部内のアービトレーション部での動作 フローを示す図である。

【図7】共有メモリ部またはキャッシュメモリ部へデータの書き込みを行うときのシーケンスを示す図である。

【図8】共有メモリ部またはキャッシュメモリ部からデータの読み出しを行うときのシーケンスを示す図である

【図9】本発明によるディスクアレイ制御装置の他の構成を示す図である。

【図10】本発明によるディスクアレイ制御装置の他の 構成を示す図である。

【図11】本発明によるディスクアレイ制御装置の他の構成を示す図である。

【図12】本発明によるディスクアレイ制御装置内のセレクタ部の部分の詳細構成を示す図である。

【図13】チャネル I / F 部の構成を示す図である。 【符号の説明】

1、4、5、6 ディスクアレイ制御装置

50 マイクロプロセッサ

51 ホストI/F

52 共有メモリアクセス回路

101 ホストコンピュータ

111 チャネルI/F部

112 ディスクI/F部

113 セレクタ部 (SMセレクタ部)

12

114 共有メモリ部

115 キャッシュメモリ部

120 磁気ディスク装置

123 CMセレクタ部


135 アクセスパス0

136 アクセスパス1

150 セレクタグループ


【図1】

図1



【図3】


図3



【図2】


14

図2




【図6】

図6




【図4】 【図13】 図13 図4 210:チャネルF部、 ディスクF部とのFポート ホストコンピュータへ 50:マイクロ プロセッサ 51:ホスト/F 52:共有メモリ アクセス回路 バッファ バッファ・ ① 111:チャネルI/F部 203 adr, cmd解析的 205 204 トレーション SELO キュー管理部 SEL1 206: セレクタ バッファー パッファー 202 エラ エラー 113:セレクタ部 211:共有メモリ部との Fポート



【図5】 【図11】 図17 図5 101 ホストコンピュー 301 REQ ON 150:セレクタ グループ 150:セレクタ グループ yes 302 adr, cmd解析 303~ error ? (adr.cmd) 304 キャッシュ メモリ部 ディスクアリ 制御装置 キャッシュ 305 出为port 306 セレクタ切り替え 308 ACK ON from SM部 【図12】 309~ ACK ON to SMアクセス回路 図12 310~ 311error (date) 3,15 エラー処理 312~ Status 313 ACK OFF 度 pert 3 01 2 11 1 01 0 00 226:パッファ (使用中port) (要求port) SELO SEL1.


【図7】

## 図7



【図8】

# 図8



フロントページの続き

(51) Int.Cl.<sup>7</sup>

識別記ッ 330 識別記号 FΙ

テーマコード(参考)

G 0 6 F 13/12

G O 6 F 13/12 3 3 0 T

Fターム(参考) 5B005 JJ11 KK12 KK15 MM11 NN12

NN71

5B014 EB05 GC36 HA11

5B065 BA01 CA03 CA30 CE11